专利名称：电阻网络例如电阻梯形网络及其制造方法

技术领域：

本发明涉及电阻网络例如电阻梯形网络，该网络包含至少一个电阻体其中至少包含一个电阻体，该电阻体至少具有一列位于第一分接头和第二分接头之间的分接头，其中在使用中，至少两个分接头可分别与第一和第二参考输入电位源相连，并且其中至少一列分接头的各分接头可被用于通过与相关分接头相连的接触区域输出输出电位。此外，本发明涉及用于制造电阻网络例如电阻梯形网络的方法，包含下述步骤制造一个电阻网络，该电阻网络包含一个带有至少一列分接头的电阻体，其中所述分接头位于第一分接头和第二分接头之间。

所述电阻网络以及所述用于制造这种电阻网络的所述方法在实际应用中是众所周知的。电阻网络的分接头可与(金属)接触区域相连，该解除区域与金属连接线相连。通常，金属极板被用于形成接触区域。参考输入电位源或参考电压源可通过各自的金属连接线与各自的接触区域相连，所述各自接触区域与各自的第一和第二分接头相连。其次，输出电位或输出电压可通过金属连接线输出，该金属连接线与接触区域相连，所述接触区域与第一分接头和第二分接头之间的分接头相连。这样，所述参考输入电位的一连串精确地分支(局部)电位可被电阻网络产生。

例如，所述电阻网络可被用在A/D(模数)D/A(数模)转换器中。为了获得具有高度线形度的转换器，使用具有高线形度的电阻网络是很重要的。因此，相连的分接头之间的电阻体部分的电阻抗必须基本上相等。电阻体的不同部分的电阻抗差被称为电组网络的失配或电阻网络元件的失配。本发明的主要目标是最小化这种失配。

有数种原因会导致此前讨论的失配。第一种可能的原因是在电阻体中局部不规则的存在。这种不规则的实例为边缘粗糙或，在半导体网络中，掺杂浓缩中的局部断裂。这些不规则在制造期间发生，特别是在电阻体的区域中或周边发生。所述不规则主要具有随机统计学特征。

第一种遏制所述失配的方法是建立相当大物理尺寸的电阻体。因此，所述不规则的相关影响就减少了，并且所述失配也因此减少了。

上述第一种方法的缺点是所述电阻体的物理尺寸必须增加。增加电阻体的物理尺寸与梯形网络小型化的发展，例如半导体电阻梯形网络的发展是相反的。大的梯形网络需要相当多的硅材料以及其所在装置上相当大的空间。此外，这些种类的电阻梯形会受累于寄生电容。因此，这些高精密度的梯形网络是相对不切实际、昂贵并且运行缓慢的。

本发明的一个目标是提供相对廉价的高精密度且物理尺寸相对较小的电阻网络。因此，根据本发明的电阻网络其特征为电阻体包含多个子电阻体，其中各子电阻体与一列分接头相连，并且其中子电阻体之间唯一的电连接为通过与子电阻体相连的分接头的电连接。这样，电阻体区域及其周边在保持了基本相同的物理尺寸的同时被有效地扩大了。所述区域或周边包含了相对较大的不规则性，该部规则性是统计平均的。因此，在制造过程中不可避免的不规则性的实际影响，被有效减小了。

失配的第二个原因是子电阻体中的电流在分接头的附近和/或其中会受到干扰。本发明的实施例的目的是减少由于第二个原因引起的失配。因此，根据本发明的电阻网络的实施例其特征在于各子电阻体具有至少一列分接头，其中所述列分接头的各分接头是例如相关子电阻体的T形或S形突出部分的末端。对于这种结构，通过子电阻体的电流基本上不受输出电位的影响，该输出电位通过各自分接头、与分接头相连的接触区域、以及与接触区域相连的金属连接线输出。

失配的第三个原因是由在一列分接头的连续列位置之间的电阻体部分的不可避免的不同电阻值形成的。一列分接头中的分接头的列位置是由表明所述分接头关于分接头列的第一分接头和第二分接头的的位置的相对位置的(整数)值定义的。电阻体部分的电阻抗值的所述差异是分接头放置错误的结果。本发明的一个目标是提供本发明的一个实施例，其中第三种原因的影响被降低了。此目标是通过根据本发明的梯形网络改进实施例实现的，其特征在于第一个子电阻体的第一列分接头的多个分接头与第二个子电阻体的第二列分接头的多个分接头相连，其中，并且其中第二列的多个分接头的各分接头只与第一列的多个分接头之一相连，并且其中第一列的各分接头关于第二列的分接头的列位置移动至少一个列位置，其中第二列的分接头与第一列的分接头相连。在制造期间，分接头根据相应的列位置与子电阻体相连。如果所述电阻梯形网络是半导体电路，那么上述方法能够例如通过屏蔽技术实现。在这种情况下，分接头在不同子电阻网络中的放置错误，而不是对等的列位置，是相关的。现在，通过连接不同子电阻体的分接头，其中分接头相互移动至少一个列位置，放置错误的影响就大大降低了。这样，电阻网络就获得了高线性度。这些电阻网络可被特别用在具有高线性度和/或高精确度的A/D(模数)和D/A(数模)转换器中。

根据本发明的电阻网络的一个实施例，其特征为在电阻网络之间通过分接头的各自连接是在电阻网络的制造期间，在关于各自分接头的不同任意位置处形成的。由于通过分接头的连接处于制造位置，所以根据本发明的此实施例所述失配备进一步减小了，产生了具有相对高精确度的电阻网络。

根据本发明的方法，其特征是所述方法还包含下述步骤-产生多个用于形成电阻体的子电阻体，其中所述子电阻体相互电绝缘，且其中各子电阻体与至少一列分接头相连；-将第一子电阻体的第一列分接头的多个分接头与第二子电阻体的第二列分接头的多个分接头电相连，其中第一列的多个分接头的各分接头只与第二列的多个分接头的一个分接头相连，且其中第二列的多个分接头的各分接头只与第一列的多个分接头的一个分接头相连。

根据本发明的电阻网络可使用这种方法制造。

为了说明的目的，用于实现本发明的特定方式在附图中示出

 

图1示出了根据本发明的电阻网络的第一个实施例的一部分的示意图；图2示出了图1种所示的第一实施例的一部分的示意图；图3示出了根据本发明的电阻网络的第二实施例的中间阶段的示意图；图4a示出了第二实施例的第一最终变体的示意图；图4b示出了第二实施例的第二最终变体的示意图；和图5示出了图3和图4所示的第二实施例的一部分的示意图。

图1示出了形成电阻梯形网络的电阻网络2。所述电阻网络2包含一个电阻体4，该电阻体包含子电阻体5.k(k＝1，...，4)。所述电阻网络2还包含分接头列6.i，(i＝1，...，5)。各分接头列6.i，(i＝1，...，5)与所述电阻体4相连，且包含分接头8.i.j(i＝1，...，5；j＝1，...，J)。标记i表示分接头列6.i的号码，标记j表示相关分接头8.i.j在第i列6.i中的列位置。因此，在此实施例中，分接头在某种程度上位于矩阵结构中。分接头列6.i中的分接头位于第一分接头8.i.1和第二分接头8.i.J(i＝1，...，5)之间。此外，在此实施例中，电阻体4包含用于连接电阻体4与第一参考输入电位的第一电源分接头10.k(k＝1，...，4)以及用于连接电阻体4与第二参考输入电位的第二电源分接头(在图1中未示出)。因此，电源分接头10.k(k＝1，...，4)通常与相同的参考电位源相连。应该注意，所述参考输入电位还能够向第一分接头和最后一个分接头馈电。各分接头，且特别是各分接头8.i.j(i＝1，...，5；j＝1，...，J)，可被用于输出输出电位。

所述分接头8.i.j(i＝1，...，5；固定j)通过金属连接线12.j相连，这样分接头8.i.j(i＝1，...，5；固定j)就在相同的电位上。通过金属连接线12.j，第j个输出电位或电压可由电阻梯形2中被输出(j＝1，...，J)。金属线12.j与各分接头8.i.j(i＝1，...，5；固定j)的连接是通过金属接触极板14.i.j实现的，该金属接触极板通过3个电固定点16与分接头8.i.j上(例如图2所示)固定。金属极板14.i.j作为分接头8.i.j的接触区域。

在图2中，进一步明确示出了分接头8.5.j位于子电阻体5.4旁边距离D处，其中分接头8.5.j根据T形突出部分排列。这样，在分接头8.5.j附近的子电阻体5.4中流过的不可避免的干扰电流将几乎不会影响流过电阻体4及其子电阻体5.4的主要部分的普通电流。因此电阻体4的子电阻体的相应电位源将不会受到无谓的干扰。

在图1所示的实施例中，电阻体4包含多个子电阻体5.k(k＝1，...，4)，其中各子电阻体与两列分接头相连，在此实施例中所述分接头位于子电阻体的两侧。值得注意的是相邻的子电阻体共享分接头列。

为了实现电阻网络2的高线性度特征，电阻体4部分的电位与电阻体4部分的长度，即在分接头列中连续通过的分接头的数目成比例。因此，在图1的此特定实施例中，理想的情况是金属线12.j和12.(j+1)之间的电阻体4的电阻抗独立于j(j＝1，...，(J-1))的数值。但是，在制造期间不规则主要在电阻体的区域或周围(表面)出现，这会在电阻体的电阻抗中引起差异/干扰。为了最小化这些差异，用大的区域实现电阻体4是合乎需要的，这样不规则性的干扰的负面影响就被统计平均了。电阻体4的结构为电阻网络2的子电阻体5.k(k＝1，...，5)之间唯一的电互联为在这些子电阻体的分接头8.i.j之间通过金属极板14.i.j和金属线12.j(I＝1，...，5；j＝1，...，J)的电连接。在图1所示的此实施例中的电阻体4被分为四个子电阻体5.k(k＝1，...，4)。这样电阻体4的表面就明显增加了。

图3示出了根据本发明的电阻网络2的第二实施例在中间阶段的示意图。此第二实施例为半导体电阻网络。图3示出了四个子电阻体5.i(i＝1，...，4)，其中各子电阻体5.i与两列分接头6.i.A和6.i.B(i＝1，...，4)相连。电阻网络2的分接头，为各自列6.i.A和6.i.B(i＝1，...，4)的一部分，分别以8.i.j.A和8.i.j.B(i＝1，...，8；j＝1，...，J)编号。子电阻体5.i在此中间阶段还没有互相连接，但是用于与金属线相连的金属接触极板已经与分接头8.i.j.A和8.i.j.B(i＝1，...，8；j＝1，...，J)相连。在制造期间会出现各自分接头8.i.j关于各自子电阻体5.i的不可避免的放置错误。这些放置错误在相同子电阻体的随后的列位置之间以及子电阻体的列位置之间相互关联。例如，这种相互关系可在位置之间发生，其中电阻网络是半导体类型的，这种类型的电阻网络通过使用带有屏蔽特征放置错误的屏蔽制造的。分接头的放置错误的一个实施例将在下面参考如图3所示的实施例讨论。

下面，分接头对8.i.j.A、8.i.j.B子电阻体对以及分接头对8.i.(j+1).A、8.i.(j+1).B之间的子电阻体5.i的电阻部分(电阻抗)被称为阻抗P(i，j)。因此阻抗以矩阵的形式表示。如果子电阻体5.1的对于固定的j(j＝1，...，(j-1))的第一对分接头8.1.j.A和8.1.j.B被放置得与第二对分接头8.i.(j+1).A和8.i.(j+1).B的距离太近，那么这些第一和第二对分接头之间的子电阻体5.1部分的电阻抗P(1，j)将会相应地太小。分接头的放置错误是相互关联的。这就暗示着如果P(1，j)太小，那么阻抗P(i，j)(i＝2，3，4；固定j)也会比预期的小。此外，阻抗P(1，j+1)通常会比预期的大。此类知识可被用于平均分接头的错误放置的影响。一种平均的方法如图4a所示，其中第一列6.1.B的各自的分接头相对于列6.2.A的分接头的列位置移动至少一个列位置，等等。因此，图4a所示的电阻网络具有并连的子电阻体4.i(i＝1，...，4)的相邻部分。例如，部分P(1，1)、P(2，2)、P(3，3)以及P(4，4)并联。通过并联不同子电阻体的移动的部分，所述相关放置错误的影响被显著降低了。此外，示出了部分P(2，1)、P(3，1)、P(3，2)、P(3，3)、P(4，1)、P(4，2)以及P(4，3)被从网络中移除。各自的电源连接10.i(i＝2，...，4)与各自子电阻体的不同位置响应连接。

图4b示出了电阻网络2，其中与各自分接头的各自连接是在电阻网络的制造期间在任意位置完成的。例如，通过分接头8.1.1.B在特定距离建立了来自于一个分接头的末端的连接，当通过分接头8.2.1.B在末端建立连接时。作为与分接头连接的这些任意放置的结果，并联子电阻体部分的不同电阻值被最大限度的平均了，生成了具有相对高精确度的电阻网络。

图5示出了如何将电阻网络2增强为半导体网络的示意图。图5根据图3和4示出的直线S’-S示出了分接头8.4.10.B和8.4.11.B的横截面。在图5中，各自的金属线12.7和12.8与各自的钛接触极板14.4.10.B和14.4.11.B相连。所述钛接触极板与子电阻体5.4，通过一层匹配的阻抗物质18，例如n-掺杂硅导通。此外网络2包含一个绝缘层24，例如硅氧化物。

本发明已根据数个实施例描述。但是，应该注意本发明可在不背离其实质和范围的情况下通过不同于特殊说明和描述的方法实现。根据可能的修改，电阻网络具有附加层，所述层在于不同子电阻体的分接头之间建立电连接。这样，流过电阻网络的电流就更加均匀，并且防止了不必要的电位差。这就改善了电阻网络的性能。

权利要求

1.一种电阻网络(2)，例如电阻梯形网络，至少包含一个电阻体(4)，该电阻体具有位于第一分接头和第二分接头之间的至少一列(6)分接头(8)，其中，在使用中，至少两个分接头可与各自的第一和第二参考输入电位源相连，并且其中至少一列分接头的各分接头可被用于通过与相关分接头相连的接触区域输出输出电位，其特征为，电阻网络(4)包含多个子电阻体(5)，其中各子电阻体与一列(6)分接头(8)相连，并且其中子电阻体(5)之间唯一的电连接为通过与子电阻体(5)相连的分接头(8)的电连接。

2.如权利要求1所述的电阻网络(2)，其特征为，各子电阻体(5)具有至少一列(6)分接头(8)，其中所述列(6)分接头(8)的各分接头(8)是例如与相关子电阻体(5)相连的T形或S形突出部分的末端。

3.如前述权利要求任一项所述的电阻网络(2)，其特征为，第一子电阻体的第一列(6)分接头(8)的多个分接头(8)与第二子电阻体的第二列分接头的多个分接头(8)相连，其中第一列的多个分接头(8)的各分接头(8)仅与第二列的多个分接头中的一个分接头相连，并且其中第二列的多个分接头(8)的各分接头(8)仅与第一列的多个分接头中的一个分接头相连。

4.如权利要求3所述的电阻网络，其特征为，第一列的各分接头(8)相对于第二列分接头的列位置移动至少一个列位置，其中第二列与第一列相连。

5.如权利要求3或4所述的电阻网络，其特征为，具有分接头(8)的子电阻体之间的各自连接是在电阻网络的制造期间，在对应于各自分接头(8)的不同任意位置完成的。

6.如前述权利要求任一项所述的电阻网络(2)，其特征为，电阻网络(2)为半导体网络，其中各子电阻体包含多个电阻层，其中各半导体电阻层包含至少两个分接头，并且其中半导体电阻层通过分接头相互连接。

7.用于基于模拟输入信号生成数字输出信号的模拟-数字转换器，其特征为，该模拟-数字转换器包含如前述权利要求任一项所述的电阻网络(2)。

8.用于基于数字输入信号生成模拟输出信号的数字-模拟转换器，其特征为，该数字-模拟转换器包含如权利要求1-6任一项所述的电阻网络(2)。

9.用于制造电阻网络(2)例如电阻梯形网络的方法，包含下述步骤-生成电阻网络(2)，包含带有至少一列(6)分接头(8)的电阻体(4)，其中分接头(8)位于第一分接头和第二分接头之间，其特征为，所述方法还包含下述步骤-生成多个用于构成电阻体(4)的子电阻体(5)，其中所述子电阻体(5)相互电绝缘，并且其中各子电阻体(5)与至少一列(6)分接头(8)相连；-将第一子电阻体的第一列分接头的多个分接头与第二子电阻体的第二列分接头的多个分接头电相连，其中第一列的多个分接头的各分接头仅与第二列的多个分接头中的一个分接头相连，并且其中第二列的多个分接头的各分接头仅与第一列的多个分接头中的一个分接头相连。

10.如权利要求9所述的用于制造电阻网络(2)的方法，其特征为，第一列的各分接头相对于与第一列分接头相连的第二列的列位置移动至少一个列位置。

11.如权利要求9或10所述的制造电阻网络(2)的方法，其特征为与分接头连接在不同的任意位置完成。

全文摘要

本发明涉及电阻网络(2)例如电阻梯形网络，包含至少一个电阻体(4)，该电阻体具有位于第一分接头和第二分接头之间的至少一列(6)分接头(8)，其中，在使用中，至少两个分接头可与各自的第一和第二参考输入电位源相连，并且其中至少一列分接头的各分接头可被用于通过与相关分接头相连的接触区域输出输出电位，其中电阻网络(4)包含多个子电阻体(5)，其中各子电阻体(5)与一列(6)分接头(8)相连，并且其中子电阻体(5)之间的唯一的电连接是由通过与子电阻体(5)相连的分接头(8)的电连接建立的。此外，本发明涉及用于制造电阻网络(2)例如电阻梯形网络的方法。

 

更多电阻网络内容，请访问RS官网。

版权声明：本站内容均来源于互联网 如有侵权联系删除